崗位職責(zé)
① 根據(jù)工藝節(jié)點(diǎn)特性，開發(fā)、驗(yàn)證并發(fā)布PDK相關(guān)的設(shè)計(jì)規(guī)則、器件模型、仿真環(huán)境及版圖工具支持內(nèi)容。
② 協(xié)助IC設(shè)計(jì)團(tuán)隊(duì)完成基于PDK的電路設(shè)計(jì)與驗(yàn)證工作，提供技術(shù)支持與問題排查。
③ 與晶圓廠和EDA工具供應(yīng)商緊密合作，確保PDK內(nèi)容準(zhǔn)確反映制造工藝，并滿足設(shè)計(jì)流程的需求。
④ 構(gòu)建自動(dòng)化腳本（如Tcl、Python、Perl）以提升PDK構(gòu)建、測試與發(fā)布流程的效率與穩(wěn)定性。
⑤ 維護(hù)PDK版本更新與文檔資料，確保其在不同平臺(tái)間的兼容性與可移植性。
⑥ 遵循行業(yè)通用標(biāo)準(zhǔn)（如OpenAccess、PCell規(guī)范）及相關(guān)數(shù)據(jù)格式（如GDSII、LEF/DEF），保障PDK標(biāo)準(zhǔn)化實(shí)施。

任職要求
① 微電子、電子工程或相關(guān)專業(yè)本科及以上學(xué)歷，具備半導(dǎo)體物理與器件原理基礎(chǔ)知識(shí)。
② 熟悉集成電路制造工藝流程及設(shè)計(jì)規(guī)則，掌握DRC/LVS檢查方法與SPICE建模技術(shù)。
③ 精通主流EDA工具（如Cadence、Synopsys）操作與配置，具備PDK開發(fā)實(shí)戰(zhàn)經(jīng)驗(yàn)。
④ 具備良好的腳本編寫能力（Tcl、Python、Perl等），能實(shí)現(xiàn)PDK流程自動(dòng)化。
⑤ 熟悉標(biāo)準(zhǔn)單元庫開發(fā)、版圖設(shè)計(jì)技術(shù)及LEF/DEF/GDSII等數(shù)據(jù)格式處理。
⑥ 良好的溝通協(xié)調(diào)能力與跨部門協(xié)作意識(shí)，具備較強(qiáng)的問題分析與解決能力。

崗位職責(zé)：
1、與工藝與研發(fā)和器件開發(fā)部門協(xié)作，收集相關(guān)需求，制定PDK開發(fā)計(jì)劃；
2、設(shè)定/評(píng)審PDK指標(biāo)；
3、了解PDK中各個(gè)器件參數(shù)，完成DRC/LVS/RC/DFM/LFD仿真的驗(yàn)證工作；
4、使用EDA工具完成PDK的開發(fā)，包括器件PCell的開發(fā)。 任職要求：
招聘對(duì)象：
國內(nèi)：畢業(yè)時(shí)間為2023.1.1-2023.12.31應(yīng)屆畢業(yè)生
海外：畢業(yè)時(shí)間為2022.1.1-2023.12.31應(yīng)屆畢業(yè)生