FPGA研發(fā)工程師

面議

北京碩士研究生 3-5年 1人 2024-10-14發(fā)布查看公告詳情

競爭力分析

聲明：本站部分公告與職位內(nèi)容由本站根據(jù)官方招聘公告進(jìn)行整理編輯。由于用人單位需求專業(yè)、學(xué)歷學(xué)位、資格條件、職位編制、備注內(nèi)容等內(nèi)容情況復(fù)雜且有變化可能，是否符合招聘條件以用人單位公告為準(zhǔn)或請聯(lián)系用人單位確認(rèn)。本站整理編輯的職位信息僅供求職者參考，如因此造成的損失本站不承擔(dān)任何責(zé)任！

職位詳情

基本信息

職位名稱：FPGA研發(fā)工程師

職位類型：其他科研支撐崗

工作地點(diǎn)：北京

招聘人數(shù)： 1

報(bào)名方式：電子郵件

截止時(shí)間：詳見正文

用人部門：計(jì)算機(jī)網(wǎng)絡(luò)信息中心

其他要求

學(xué)歷要求：碩士研究生

工作經(jīng)驗(yàn)：3-5年

需求專業(yè)：

電子科學(xué)與技術(shù), 信息與通信工程, 計(jì)算機(jī)科學(xué)與技術(shù)

該需求專業(yè)僅展示一級(jí)學(xué)科

崗位職責(zé)

1、負(fù)責(zé)FPGA系統(tǒng)設(shè)計(jì)、關(guān)鍵技術(shù)研究，參與項(xiàng)目需求分析，研究落實(shí)項(xiàng)目技術(shù)細(xì)節(jié)，牽頭核心模塊的詳細(xì)設(shè)計(jì)；
2、獨(dú)立負(fù)責(zé)較復(fù)雜FPGA單元架構(gòu)設(shè)計(jì)和RTL設(shè)計(jì)驗(yàn)證，完成FPGA系統(tǒng)仿真和板級(jí)調(diào)試及系統(tǒng)調(diào)試，撰寫FPGA架構(gòu)及單元模塊設(shè)計(jì)和驗(yàn)證文檔；
3、分析并解決開發(fā)、調(diào)試過程中遇到的問題。

任職要求

1、碩士及以上學(xué)歷，電子、微電子、通信、計(jì)算機(jī)科學(xué)等相關(guān)專業(yè)背景；
2、3年及以上FPGA/ASIC開發(fā)經(jīng)驗(yàn)；
3、熟悉Altera/Xilinx/Lattice等公司芯片開發(fā)環(huán)境及仿真調(diào)試工具；
4、精通VerilogHDL語言和時(shí)序約束、時(shí)序分析、時(shí)序優(yōu)化方法；
5、具有良好的表達(dá)溝通能力和文檔書寫能力、良好協(xié)作意識(shí)和團(tuán)隊(duì)合作精神；
6、具備網(wǎng)絡(luò)芯片架構(gòu)設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先，有國產(chǎn)FPGA開發(fā)經(jīng)驗(yàn)者優(yōu)先。

其他說明

請將簡歷（電子版）發(fā)送至郵箱。郵件主題欄注明：“應(yīng)聘崗位的名稱-姓名-專業(yè)”。

競爭力分析

解鎖詳細(xì)分析

您與該職位匹配度: ***，已超過了 *** 的競爭者，建議************

較低

一般

比較匹配

非常匹配

查看其他職位查看公告詳情

歡迎掃描下方二維碼關(guān)注高校人才網(wǎng)官方微信（碩博QQ交流群：748436790 ，進(jìn)微信群請點(diǎn)擊添加官方客服號(hào)）

重要風(fēng)險(xiǎn)提示：如招聘單位在招聘過程中向求職者提出收取押金、保證金、體檢費(fèi)、材料費(fèi)、成本費(fèi)，或指定醫(yī)院體檢等，求職者有權(quán)要求招聘單位出具物價(jià)部門批準(zhǔn)的收費(fèi)許可證明材料，若無法提供相關(guān)證明，請求職者提高警惕，有可能屬于詐騙或違規(guī)行為。