FPGA邏輯設(shè)計

面議

成都碩士研究生 5人 2025-01-24發(fā)布查看公告詳情

競爭力分析

聲明：本站部分公告與職位內(nèi)容由本站根據(jù)官方招聘公告進行整理編輯。由于用人單位需求專業(yè)、學歷學位、資格條件、職位編制、備注內(nèi)容等內(nèi)容情況復(fù)雜且有變化可能，是否符合招聘條件以用人單位公告為準或請聯(lián)系用人單位確認。本站整理編輯的職位信息僅供求職者參考，如因此造成的損失本站不承擔任何責任！

職位詳情

基本信息

職位名稱：FPGA邏輯設(shè)計

職位類型：其他計算機專業(yè)人員崗

工作地點：四川成都

招聘人數(shù)： 5

報名方式：電子郵件

截止時間：2025-12-31

用人部門：第十一研究所西南研發(fā)中心

其他要求

學歷要求：碩士研究生

需求專業(yè)：

計算機科學與技術(shù)

該需求專業(yè)僅展示一級學科

崗位職責

1.根據(jù)項目需求，分析實現(xiàn)方案，并完成FPGA選型、方案設(shè)計及編寫；
2.負責/參與FPGA開發(fā)任務(wù)，完成接口設(shè)計及算法移植的相關(guān)編碼、仿真、系統(tǒng)聯(lián)調(diào)聯(lián)試工作；
3.負責現(xiàn)有產(chǎn)品的維護升級工作；
4.負責/參與技術(shù)文檔、設(shè)計文件的編制工作。

任職要求

1.研究生及以上學歷，5年以上相關(guān)工作經(jīng)驗優(yōu)先；
2.熟練使用Xilinx開發(fā)環(huán)境，熟悉綜合仿真軟件及調(diào)試工具；
3.熟練使用FPGA片上資源，可根據(jù)需求進行資源優(yōu)化、性能優(yōu)化；
4.精通VerilogHDL或VHDL語言等硬件描述語言；
5.精通FPGA時序約束、時序分析、時序優(yōu)化方法；
6.掌握FPGA、Zynq系列SOC設(shè)計、開發(fā)流程，具有獨立的FPGA開發(fā)、調(diào)試、解決疑難問題能力；
7.具有優(yōu)秀的溝通和表達能力、富有團隊精神和責任感，有進取心；
8.有SRIO（Serial RapidIO）、PCIE高速接口、DDR接口、AXI接口及視頻接口等開發(fā)經(jīng)驗和圖像處理算法移植設(shè)計經(jīng)驗者優(yōu)先。

其他說明

簡歷投遞郵箱

競爭力分析

解鎖詳細分析

您與該職位匹配度: ***，已超過了 *** 的競爭者，建議************

較低

一般

比較匹配

非常匹配

查看其他職位查看公告詳情

歡迎掃描下方二維碼關(guān)注高校人才網(wǎng)官方微信（碩博QQ交流群：748436790 ，進微信群請點擊添加官方客服號）