技術(shù)崗-高性能網(wǎng)絡(luò)FPGA 方向

面議

深圳碩士研究生若干人 2025-07-07發(fā)布查看公告詳情

績效獎(jiǎng)金五險(xiǎn)二金子女入學(xué)安排定期/免費(fèi)體檢

落戶辦理健身俱樂部

競(jìng)爭(zhēng)力分析

聲明：本站部分公告與職位內(nèi)容由本站根據(jù)官方招聘公告進(jìn)行整理編輯。由于用人單位需求專業(yè)、學(xué)歷學(xué)位、資格條件、職位編制、備注內(nèi)容等內(nèi)容情況復(fù)雜且有變化可能，是否符合招聘條件以用人單位公告為準(zhǔn)或請(qǐng)聯(lián)系用人單位確認(rèn)。本站整理編輯的職位信息僅供求職者參考，如因此造成的損失本站不承擔(dān)任何責(zé)任！

職位詳情

基本信息

職位名稱：技術(shù)崗-高性能網(wǎng)絡(luò)FPGA 方向

職位類型：其他科研支撐崗

工作地點(diǎn)：廣東深圳

招聘人數(shù)：若干

報(bào)名方式：網(wǎng)上系統(tǒng),其他

截止時(shí)間：詳見正文

用人部門：體系所

其他要求

學(xué)歷要求：碩士研究生

需求專業(yè)：

電氣工程, 電子科學(xué)與技術(shù), 信息與通信工程, 計(jì)算機(jī)科學(xué)與技術(shù)

該需求專業(yè)僅展示一級(jí)學(xué)科

崗位職責(zé)

詳見公告正文

任職要求

1. 電子工程、通信工程、計(jì)算機(jī)、微電子等相關(guān)專業(yè)。2. 3 年以上 FPGA 開發(fā)經(jīng)驗(yàn)，熟悉 Xilinx/Intel/Altera等主流 FPGA 平臺(tái)及開發(fā)工具鏈（Vivado/Quartus）。3. 精通 Verilog/VHDL 語言，掌握 FPGA 設(shè)計(jì)流程（RTL 設(shè)計(jì)、仿真、綜合、布局布線）。4. 熟悉網(wǎng)絡(luò)協(xié)議棧（L2/L3/L4）或高速接口協(xié)議（如10G/100G Ethernet、DDR、SerDes）。5. 具備高速數(shù)字電路設(shè)計(jì)能力，了解時(shí)序分析、跨時(shí)鐘域處理及低功耗設(shè)計(jì)方法。熟練使用邏輯分析儀、示波器等調(diào)試工具，能獨(dú)立完成硬件問題定位。6. 有網(wǎng)絡(luò)設(shè)備（交換機(jī)、路由器、防火墻）或 SDN/NFV 相關(guān) FPGA 開發(fā)，DPDK 或智能網(wǎng)卡（SmartNIC）開發(fā)，ASIC/SoC項(xiàng)目等經(jīng)驗(yàn)者優(yōu)先。

其他說明

方法一：登錄人才招聘官網(wǎng)hr.pcl.ac.cn，進(jìn)入新型網(wǎng)絡(luò)研究部頁面，選擇合適崗位后注冊(cè)網(wǎng)申系統(tǒng)上傳簡(jiǎn)歷。
方法二：【關(guān)注公眾號(hào)】“鵬城實(shí)驗(yàn)室招聘”點(diǎn)擊崗位投遞進(jìn)入招聘微官網(wǎng)即可投遞簡(jiǎn)歷或直接郵件聯(lián)系我們。

競(jìng)爭(zhēng)力分析

解鎖詳細(xì)分析

您與該職位匹配度: ***，已超過了 *** 的競(jìng)爭(zhēng)者，建議************

較低

一般

比較匹配

非常匹配

查看其他職位查看公告詳情

歡迎掃描下方二維碼關(guān)注高校人才網(wǎng)官方微信（碩博QQ交流群：748436790 ，進(jìn)微信群請(qǐng)點(diǎn)擊添加官方客服號(hào)）

重要風(fēng)險(xiǎn)提示：如招聘單位在招聘過程中向求職者提出收取押金、保證金、體檢費(fèi)、材料費(fèi)、成本費(fèi)，或指定醫(yī)院體檢等，求職者有權(quán)要求招聘單位出具物價(jià)部門批準(zhǔn)的收費(fèi)許可證明材料，若無法提供相關(guān)證明，請(qǐng)求職者提高警惕，有可能屬于詐騙或違規(guī)行為。