聲明：本站部分公告與職位內容由本站根據(jù)官方招聘公告進行整理編輯。由于用人單位需求專業(yè)、學歷學位、資格條件、職位編制、備注內容等內容情況復雜且有變化可能，是否符合招聘條件以用人單位公告為準或請聯(lián)系用人單位確認。本站整理編輯的職位信息僅供求職者參考，如因此造成的損失本站不承擔任何責任！
職位詳情
基本信息
其他要求
學歷要求：本科
崗位職責
1. 負責新產品電路板的設計、制版、打樣和調試;
2. 負責信號采集處理、背板互聯(lián)等相關硬件方案的可行性分析和實施；
3. 負責協(xié)同嵌入式軟件設計工程師、機械設計工程師,確認設計方案;
4. 負責原理圖、PCB板、BOM表和測試分析報告的編寫與評審，對所做的設計按照公司要求進行標準化，完成設計文檔歸檔;
5. 配合進行項目競標及新產品方案論證;
6. 配合進行行業(yè)、標準規(guī)范的起草及編制工作。
2. 負責信號采集處理、背板互聯(lián)等相關硬件方案的可行性分析和實施；
3. 負責協(xié)同嵌入式軟件設計工程師、機械設計工程師,確認設計方案;
4. 負責原理圖、PCB板、BOM表和測試分析報告的編寫與評審，對所做的設計按照公司要求進行標準化，完成設計文檔歸檔;
5. 配合進行項目競標及新產品方案論證;
6. 配合進行行業(yè)、標準規(guī)范的起草及編制工作。
任職要求
1. 本科及以上學歷,微電子、電子信息、通信工程、信號與信息處理等相關專業(yè);3年及以上電路設計經驗;
2. 具有扎實的數(shù)字電路和模擬電路理論基礎,精通電路設計相關軟件，熟悉EDA工具;
3. 精通鎖相放大器設計及驗證;
4. 熟練使用示波器、波形發(fā)生器等常用工具;
5. 具有高速ADC、DAC、FPGA、存儲器等設計經驗者優(yōu)先考慮；
6. 具有良好的學習能力、溝通能力和團隊合作能力,具有較強的問題分析能力和問題解決能力。
2. 具有扎實的數(shù)字電路和模擬電路理論基礎,精通電路設計相關軟件，熟悉EDA工具;
3. 精通鎖相放大器設計及驗證;
4. 熟練使用示波器、波形發(fā)生器等常用工具;
5. 具有高速ADC、DAC、FPGA、存儲器等設計經驗者優(yōu)先考慮；
6. 具有良好的學習能力、溝通能力和團隊合作能力,具有較強的問題分析能力和問題解決能力。
競爭力分析
解鎖詳細分析
您與該職位匹配度: ***，已超過了
*** 的競爭者，建議************
您在 ？位置
較低
一般
比較匹配
非常匹配
歡迎掃描下方二維碼關注高校人才網官方微信（碩博QQ交流群：867372393 ，進微信群請點擊添加官方客服號）
重要風險提示：如招聘單位在招聘過程中向求職者提出收取押金、保證金、體檢費、材料費、成本費，或指定醫(yī)院體檢等，求職者有權要求招聘單位出具物價部門批準的收費許可證明材料，若無法提供相關證明，請求職者提高警惕，有可能屬于詐騙或違規(guī)行為。
高校人才網
百萬碩博人的擇業(yè)平臺
高校直招
5000+單位官方入駐
簡歷直投
30W+職位一鍵投遞
微信掃碼1秒登錄
短信/密碼登錄
微信掃碼登錄
掃描成功
二維碼失效 點擊重試
掃描二維碼快速登錄
請在手機上確認登錄
打開微信【掃一掃】掃描二維碼快速登錄
{{successContentUp}}
{{successContentDown}}
{{ title }}
{{tips1}}
{{tips2}}
{{ title }}
{{tips1}}
{{tips2}}
{{ title }}
{{tips1}}
{{tips2}}
{{ title }}
TOP