2024/01/16至2024/02/29科研輔助 信息與電子工程學(xué)院

招聘啟事

因工作需要，公開招聘通信嵌入式開發(fā)助理工程師1人，派遣至浙江大學(xué)信息與電子工程學(xué)院張鹿老師課題組。招聘將堅(jiān)持公開、公平、競(jìng)爭(zhēng)、擇優(yōu)的原則，凡符合招聘崗位要求且有意向者，請(qǐng)將個(gè)人簡(jiǎn)歷（包括詳細(xì)的教育經(jīng)歷、工作經(jīng)歷和所獲得獎(jiǎng)勵(lì)等）以及其它證明本人能力、水平的相關(guān)資料發(fā)至郵箱zhanglu1993@zju.edu.cn。郵件主題命名為“應(yīng)聘+通信嵌入式開發(fā)助理工程師+您的姓名+高校人才網(wǎng)”。經(jīng)面試后擇優(yōu)錄取、待遇從優(yōu)面議。初篩入選者將另行通知面試時(shí)間。

聯(lián)系方式：

聯(lián)系人：張老師

咨詢電話：18201829276

截止時(shí)間：招滿為止

薪酬待遇：

人事管理方式按浙江大學(xué)相關(guān)規(guī)定執(zhí)行（勞務(wù)派遣），具體薪酬面議。

杭州江南人才服務(wù)有限公司

2024年1月16日

崗位要求

一、職位描述：

1、負(fù)責(zé)完成通信系統(tǒng)基帶程序開發(fā)與測(cè)試，負(fù)責(zé)數(shù)字信號(hào)處理算法的設(shè)計(jì)和實(shí)現(xiàn)；

2、負(fù)責(zé)FPGA代碼的開發(fā)和測(cè)試；

3、負(fù)責(zé)通用處理器、DSP系統(tǒng)的硬件設(shè)計(jì)開發(fā)、加工調(diào)試；

4、負(fù)責(zé)通用處理器、DSP驅(qū)動(dòng)程序、控制程序和實(shí)時(shí)信號(hào)處理算法的開發(fā)，負(fù)責(zé)代碼編寫和測(cè)試；

5、完成軟硬件設(shè)計(jì)和測(cè)試文檔的編寫；

6、負(fù)責(zé)與各分系統(tǒng)聯(lián)合完成相關(guān)接口、軟件的對(duì)接；

7、參加系統(tǒng)試驗(yàn)。

二、招聘條件：

1、本科及以上學(xué)歷，電子信息、通信工程等理工科背景，重點(diǎn)大學(xué)優(yōu)先，有項(xiàng)目開發(fā)經(jīng)歷優(yōu)先；

2、熟練掌握FPGA的開發(fā)、調(diào)試，熟悉Verilog語(yǔ)言，熟悉XilinxFPGA相關(guān)設(shè)計(jì)仿真工具，具備基本調(diào)試技能；

3、熟悉通信原理、數(shù)字信號(hào)處理；熟悉常見的調(diào)制解調(diào)、信道編解碼算法；

4、熟練掌握嵌入式C語(yǔ)言編程，熟悉單片機(jī)、DSP開發(fā)；

5、英語(yǔ)四級(jí)及以上，能夠熟練閱讀和理解英文資料；

6、具有良好團(tuán)隊(duì)協(xié)作能力、溝通能力，具有較強(qiáng)的學(xué)習(xí)能力、工作責(zé)任心和工作主動(dòng)性。

信息來(lái)源于網(wǎng)絡(luò)，如有變更請(qǐng)以原發(fā)布者為準(zhǔn)。

來(lái)源鏈接：

https://ehr.zju.edu.cn/vuejs/recruitment/position-detail.htm?id=N1788211515836334086