一、招聘崗位
崗位1名稱：互聯(lián)網(wǎng)路由安全治理技術(shù)與標準高級研究崗（1人）
用工方式：項目聘用
崗位職責：
1.負責中心路由安全治理標準體系規(guī)劃與推進；
2.負責路由安全治理技術(shù)研究與標準研制，推進國際、國內(nèi)標準立項；
3.承擔或參與國家及院重大項目任務，產(chǎn)出原創(chuàng)性科研成果；
4.參與學科建設，指導研究生，協(xié)助指導博士后。
任職要求：
1.具有計算機、通信等相關(guān)專業(yè)博士學位；
2.具有在知名科研機構(gòu)、高?；虼笮推髽I(yè)研發(fā)機構(gòu)的研究工作經(jīng)歷；
3.在DNS、BGP、RPKI等互聯(lián)網(wǎng)基礎技術(shù)領域發(fā)表過高水平學術(shù)論文；
4.參與過IETF、CCSA等標準或草案的制定；
5.具有良好的表達溝通能力和團隊合作精神。
崗位2名稱：后端研發(fā)工程師（2人）
用工方式：項目聘用或勞務派遣
崗位職責：
1.負責后端系統(tǒng)架構(gòu)的設計與開發(fā)，確保系統(tǒng)的高性能、穩(wěn)定性和可擴展性；
2.開發(fā)高效的數(shù)據(jù)處理模塊，優(yōu)化系統(tǒng)性能與響應時間；
3.編寫清晰、可維護的代碼，并進行單元測試；
4.維護和優(yōu)化已有的后端服務，快速響應并解決運行中出現(xiàn)的技術(shù)問題；
5.撰寫和維護項目技術(shù)文檔，支持團隊內(nèi)知識共享；
6.與前端開發(fā)團隊協(xié)作，確保系統(tǒng)的整體性能和用戶體驗。
任職要求：
1.計算機科學或相關(guān)專業(yè)本科及以上學歷；
2.3年以上后端開發(fā)經(jīng)驗，熟悉Python、Go、Java等編程語言；
3.熟悉Flask、Django、JavaSpring等框架，能夠獨立開發(fā)RESTfulAPI；
4.了解Linux基本操作，能夠在Linux環(huán)境下進行開發(fā)和調(diào)試；
5.對計算機網(wǎng)絡路由協(xié)議有一定了解，能夠參與網(wǎng)絡相關(guān)項目的開發(fā)；
6.熟悉Docker和Kubernetes等容器化技術(shù)。
崗位3名稱：前端研發(fā)工程師（1人）
用工方式：項目聘用或勞務派遣
崗位職責：
1.參與互聯(lián)網(wǎng)基礎資源檢測治理系統(tǒng)和衛(wèi)星網(wǎng)絡系統(tǒng)的前端開發(fā)任務，負責原型系統(tǒng)實現(xiàn)與驗證；
2.負責系統(tǒng)前端模塊的詳細設計與研發(fā)測試，解決系統(tǒng)研發(fā)過程中碰到的技術(shù)難題；
3.參與到具體的實際項目部署、系統(tǒng)調(diào)優(yōu)等工作，確保項目保質(zhì)保量交付。
任職要求：
1.熟練使用React、React-hooks、Redux、Dva等前端技術(shù)棧；
2.精通AntDesign組件庫，熟悉Umi，對ECharts等數(shù)據(jù)可視化工具有深入了解；
3.熟悉ES6及TypeScript，能夠編寫高質(zhì)量的前端代碼；
4.熟練使用Styled-Components、Emotion、TailwindCSS等CSS工具；
5.掌握前端性能優(yōu)化技術(shù)，能夠有效提升網(wǎng)站的性能和用戶體驗；
6.具有良好的溝通能力和團隊合作精神，能夠與設計、后端及其他團隊成員有效協(xié)作；
7.具備獨立解決問題的能力，能夠在壓力下按時完成任務；
8.對新技術(shù)有強烈的學習興趣，樂于不斷提升自己的專業(yè)技能。
崗位4名稱：系統(tǒng)研發(fā)工程師（4人）
用工方式：項目聘用或勞務派遣
崗位職責：
1.參與網(wǎng)絡系統(tǒng)相關(guān)科研任務，負責原型系統(tǒng)實現(xiàn)與驗證
2.參與網(wǎng)絡系統(tǒng)研發(fā)任務，完成所負責模塊的詳細設計與研發(fā)測試，解決系統(tǒng)研發(fā)過程中碰到的技術(shù)難題。
任職要求：
1.計算機網(wǎng)絡及相關(guān)專業(yè)碩士及以上學歷；
2.熟悉C/C++/Go/Python/R等編程語言；
3.熟練掌握UNIX/Linux操作系統(tǒng)，熟悉TCP/IP協(xié)議棧以及相關(guān)工具；
4.參與過網(wǎng)絡系統(tǒng)研發(fā)并在相關(guān)開源社區(qū)貢獻過代碼者優(yōu)先。
崗位5名稱：轉(zhuǎn)發(fā)系統(tǒng)研發(fā)高級工程師（1人）
用工方式：項目聘用
崗位職責：
1、路由轉(zhuǎn)發(fā)引擎架構(gòu)設計與優(yōu)化；
2、轉(zhuǎn)發(fā)引擎核心模塊單元架構(gòu)設計、實現(xiàn)與仿真驗證；
3、帶領小組完成轉(zhuǎn)發(fā)引擎整體系統(tǒng)開發(fā)與仿真驗證；
4、編寫測試大綱，組織板級調(diào)試及系統(tǒng)調(diào)試；
5、協(xié)助完成項目執(zhí)行與型號研制過程中的相關(guān)文檔。
任職要求：
符合中國科學院計算機網(wǎng)絡信息中心高級工程師的聘任條件，且滿足：
１、碩士及以上學歷，電子、微電子、通信、計算機科學等相關(guān)專業(yè)背景；
２、3年及以上路由轉(zhuǎn)發(fā)系統(tǒng)開發(fā)經(jīng)驗，熟悉主流轉(zhuǎn)發(fā)架構(gòu)及路由協(xié)議；
3、作為技術(shù)負責人帶領團隊完成過路由轉(zhuǎn)發(fā)系統(tǒng)設計開發(fā)與調(diào)試驗證；
4、具有良好的表達溝通能力和文檔書寫能力、良好協(xié)作意識和團隊合作精神；
5、參與過航天型號任務者優(yōu)先；有高通量路由器開發(fā)經(jīng)驗者優(yōu)先。
崗位6名稱：路由轉(zhuǎn)發(fā)算法工程師（1人）
用工方式：勞務派遣
崗位職責：
1、面向星載路由器的高效轉(zhuǎn)發(fā)算法設計與優(yōu)化；
2、基于可編程芯片的路由轉(zhuǎn)發(fā)設計與優(yōu)化；
3、帶領小組完成算法設計、實現(xiàn)與驗證；
4、協(xié)助完成項目執(zhí)行與型號研制過程中的相關(guān)文檔。
任職要求：
1、本科及以上學歷，電子、通信、計算機科學等相關(guān)專業(yè)背景；
2、3年及以上路由轉(zhuǎn)發(fā)算法研制及應用經(jīng)驗；
3、參與過高通量路由器研制任務者優(yōu)先。
崗位7名稱：協(xié)議研發(fā)高級工程師（1人）
用工方式：項目聘用
崗位職責：
1、星載路由控制面系統(tǒng)架構(gòu)設計與優(yōu)化；
2、天地一體化組網(wǎng)路由協(xié)議設計與優(yōu)化；
3、帶領小組完成路由控制面系統(tǒng)開發(fā)與仿真驗證；
4、編寫測試大綱，組織控制面系統(tǒng)單元測試與集成測試；
5、協(xié)助完成項目執(zhí)行與型號研制過程中的相關(guān)文檔。
任職要求：
符合中國科學院計算機網(wǎng)絡信息中心高級工程師的聘任條件，且滿足：
１、碩士及以上學歷，電子、微電子、通信、計算機科學等相關(guān)專業(yè)背景；
２、3年及以上路由協(xié)議開發(fā)經(jīng)驗，熟悉主流路由器架構(gòu)；
３、熟悉天地一體化網(wǎng)絡架構(gòu)與組網(wǎng)路由機制；
4、了解CCSDS、TCP/IP等協(xié)議棧，熟悉BGP，BGP-LS，EVPN，SRv6等主流協(xié)議并具有開發(fā)經(jīng)驗；
5、具有良好的表達溝通能力和文檔書寫能力、良好協(xié)作意識和團隊合作精神；
6、參與過航天型號任務者優(yōu)先；參與過路由器系統(tǒng)研制者優(yōu)先。
崗位8名稱：FPGA研發(fā)工程師（1人）
用工方式：項目聘用
崗位職責：
1、負責FPGA系統(tǒng)設計、關(guān)鍵技術(shù)研究，參與項目需求分析，研究落實項目技術(shù)細節(jié)，牽頭核心模塊的詳細設計；
2、獨立負責較復雜FPGA單元架構(gòu)設計和RTL設計驗證，完成FPGA系統(tǒng)仿真和板級調(diào)試及系統(tǒng)調(diào)試，撰寫FPGA架構(gòu)及單元模塊設計和驗證文檔；
3、分析并解決開發(fā)、調(diào)試過程中遇到的問題。
任職要求：
1、碩士及以上學歷，電子、微電子、通信、計算機科學等相關(guān)專業(yè)背景；
2、3年及以上FPGA/ASIC開發(fā)經(jīng)驗；
3、熟悉Altera/Xilinx/Lattice等公司芯片開發(fā)環(huán)境及仿真調(diào)試工具；
4、精通VerilogHDL語言和時序約束、時序分析、時序優(yōu)化方法；
5、具有良好的表達溝通能力和文檔書寫能力、良好協(xié)作意識和團隊合作精神；
6、具備網(wǎng)絡芯片架構(gòu)設計經(jīng)驗者優(yōu)先，有國產(chǎn)FPGA開發(fā)經(jīng)驗者優(yōu)先。
崗位9名稱：FPGA開發(fā)驗證工程師（2人）
用工方式：勞務派遣
崗位職責：
1、負責FPGA模塊開發(fā)，參與項目需求分析，協(xié)助進行核心模塊的詳細設計，并完成代碼開發(fā)；
2、協(xié)助核心模塊RTL設計驗證，完成FPGA系統(tǒng)仿真和板級調(diào)試及系統(tǒng)調(diào)試，撰寫相關(guān)文檔；
3、分析并解決開發(fā)、調(diào)試過程中遇到的問題。
任職要求：
1、本科及以上學歷，電子、微電子、通信、計算機科學等相關(guān)專業(yè)背景；
2、熟悉Altera/Xilinx/Lattice等公司芯片開發(fā)環(huán)境及仿真調(diào)試工具；
3、熟悉VerilogHDL語言和時序約束、時序分析、時序優(yōu)化方法；
4、具有良好的表達溝通能力和文檔書寫能力、良好協(xié)作意識和團隊合作精神。
二、報名方式：
請將簡歷（電子版）發(fā)送至：yhu@cnic.cn，請【點擊下方“立即投遞/投遞簡歷”，即刻進行職位報名】。郵件主題欄注明：“應聘崗位的名稱-姓名-專業(yè)”。
信息來源于網(wǎng)絡，如有變更請以原發(fā)布者為準。
來源鏈接：
https://cnic.cas.cn/rcdw/rczp/szyxz/202404/t20240426_7135684.html
